摘 要目前，军棋比赛中依然采用的是裁判宣读比赛过程和结果。本次设计目的是设计一款军棋裁判器，用于实现智能识别军棋比赛结果，以此来代替人工裁判。本设计包括棋子编码、棋子大小比较、语音播报等模块，语音播报选择了ISD2560语音芯片，采用CPLD开发板与语音芯片ISD2560组成的军棋裁判器系统，棋子采用二进制编码来对军棋棋子进行编号，然后通过比较程序判断棋子大小，并输出比较结果，比较结果实现语音播报。整体设计简便，使用人性化。
目 录
第一章 CPLD与FPGA 3
1.1简介 3
1.2基本结构 3
1.3 区别及联系 4
第二章 硬件描述语言Verilog HDL 6
2.1 Verilog HDL简介 6
2.2 Verilog HDL的能力特点 6
2.3 Verilog HDL与VHDL的区别和联系 7
第三章 裁判器设计方案 8
3.1 总体方案讨论 8
3.2 总体设计框图 8
3.3 ISD2560语音芯片 9
3.4 CPLD开发板 11
第四章 系统调试及仿真 16
4.1 系统连接调试 16
4.2 系统程序仿真 16
结束语 17
致 谢 19
参考文献 20
附录A 21
第一章 CPLD与FPGA
1.1简介
超大规模集成电路技术和计算机辅助设计技术的发展促成了可编程逻辑器件的发展。我们可以将可编程逻辑器件分类为现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）两大类。其中FPGA器件具有集成度高、体积小、在线可编程能力强等显著特点，发展尤为迅速。电路设计者可利用基于计算机平台，经过设计输入、仿真、综合、布局布线、下载以及在线调试等步骤完成fpga的设计，因此使用FPGA器件进行电路的开发可以大大缩短系统的研制周期，减少资金投入，降低开发风险。目前FPG已经广泛应用于通信、电子等多个领域，并越来越受到重视。
传统的硬件设计以原理图与印制版图设计为主；软件设计以使用C语言或
 *景先生毕设|www.jxszl.com +Q: ￥351916072$ 
者汇编语言对包括通用CPU、MPU、NPU、ARM以及单片机等在内的通用或者专用处理器进行编程为主。FPGA的开发是利用“硬件”描述语言对FPGA进行“编程”，主要是在硬件电路上实现硬件接口转换、时序匹配、逻辑控制、信号处理算法等功能，业界普遍认为FPGA开发属于硬件开发范畴之内，因此早期的FPGA的开发都是有硬件开发人员兼任，专业从事FPGA开发的工程人员还比较少。随着FPGA规模的逐渐扩大以及开饭难度的逐渐增加，业内对专职的FPGA开发人员的需求也越来越迫切。
1.2基本结构
PLD就是我们所说的可编程逻辑器件，是一种可以发出任意逻辑输出的通用型数字逻辑电路器件。PLD具有非常高的集成度，一般都可以满足数字系统的需要，与门、或门、非门是PLD最基本的构成。 图11的CPLD是基于乘积项的结构。


图11 基于乘积项的CPLD结构
CPLD可分为3部分：功能模块、快速互连矩阵和I/O控制。
CPLD的编程功能由功能模块来实现，每个功能模块有18个宏单元组成，每个宏单元是独立的。用宏单元可以实现组合逻辑或时序逻辑功能。并且功能模块接收全局时钟信号、输出使能信号以及置位/复位信号。功能模块生成的18路输出信号，既可以直接驱动互联矩阵，也可以连同其相应的输出使能信号来驱动I/O模块。
互连矩阵用于连接功能模块输入输出信号。
CPLD的输入、输出缓冲由I/O模块来提供。
CPLD的基本结构是宏单元，它可以来实现CPLD的基本逻辑功能。XC9500里每个宏单元都能单独配置以实现组合逻辑或时序逻辑功能。图12所示为功能模块里宏单元的结构。
宏单元左侧的与阵列选择的5个直接乘积项是宏单元的主要输入数据，再通过或门/异或门实现组合逻辑功能和控制信号。乘积分配器不仅能决定如何使用这5个直接乘积项的输入数据，还能对功能模块内的其他乘积项进行重新配置，从而加强单个宏单元的逻辑容量。
宏单元右侧的寄存器可以配置成D触发器、T触发器或被旁路实现组合逻辑。每个寄存器均支持异步复位和置位。在上电过程中，所有的用户寄存器均被初始化为用户定义的预加载状态宏单元可以使用所有的全局控制信号，这些全局信号包括时钟信号、置位/复位信号和输出使能信号。宏单元中寄存器的时钟来自全局时钟信号或乘积项时钟信号


图12 CPLD的宏单元结构
1.3 区别及联系
CPLD具有ASIC的大规模、高的集成度、很高可靠性的好点，又取消了其他的ASIC较长的设计时间、花费大、灵活差的不足、一点一点成为复杂数字硬件电路设计的第一选择 。当代CPLD/FPGA有以下特点：
规模越来越大。到现在，伴随着VLSI技术的逐步增强，单一的芯片能包括百万多个晶体管，芯片FPGA的范畴也愈来愈大。单一片段的逻辑门数已愈千万。芯片的范畴越大所实现的效能越强，并且也更符合实施在片上系统中。
在开发中需要的投资少。CPLD在出去厂房前面都经过严正的检查，而且制作灵便，有了错误的地方可以直接更改，少了很多的危险，节约了很多不必要的花销。所以许多复杂的设计中使用FOGA来用，以至于在制作ASIC的时候，我们也把FPGA功能的实现作为重要的一部分。
CPLD一般可以反复的编程、擦除。我们在不变化外边电路的状况下，做出不一样的片内逻辑设计，我们则能展现不一样的电路能力。所以我们采用CPLD来制作功能样机，就可以用非常快的速度取得市场份额。以至于在其他的地方，由于相关标准协议发展越来越快，制作ASIC跟不上它的更新的脚步，我们只能用CPLD来研究开发系统。
CPLD开发工具智能化，功能强大。现在CPLD开发手段类别很多、很高的智能化，强大的功能。我们使用各个方法可以实现从输入、综合、实现到配置芯片等一系列功能。甚至还有许多开发工具可以实现仿真、在线调试等功能。这些制作工具简便容易掌握。
CPLD与FPGA除了共同具有上述优点之外，在工艺、规模、应用场合等还是有区别的，具体区别与联系如表13所示。
表13 CPLD与FPGA的区别与联系
项目
FPGA
CPLD
注解
工艺
查找表结构
反熔丝技术
乘积项结构
查找表结构
触发器资源
丰富
较少
FPGA适合时序逻辑，CPLD适合组合逻辑

原文链接：http://www.jxszl.com/dzxx/dzkxyjs/49478.html