摘 要随着集成电路的发展，集成电路的工艺尺寸越来越小，达到了深纳米水平。工艺厂商先进的工艺流程需要先进的设计规则指导集成电路后端设计人员进行芯片设计。工艺尺寸的减小，与芯片规模的扩大，导致芯片内部的绕线资源更加紧张，由此引发出的设计规则违例问题也越来越多。本文针对芯片后端设计流程中大量的设计规则违例提供了一种方案，将手动操作转化为TCL脚本批量解决设计规则违例的问题。编写TCL脚本，增加或删除net的长度或面积，解决由net长度或面积引起的DRC，create shape、create via解决MiniEDRC，插入反向二极管解决天线效应 (AE antenna effect)。经过实验验证和分析，所提出的方案修复了23处DRC违例，6处MiniEDRC违例，以及15处Antenna问题，可以达到减少设计规则违例的目的，符合方案预期。
目 录
第一章 绪论 1
1.1引言 1
1.2本文研究目标和主要内容 1
第二章 数字后端流程中ECO flow的介绍 3
2.1 引言 3
2.2 ECO简介 3
2.3 ECO flow 3
2.4 本章小结 4
第三章 数字集成电路版图设计规则 5
3.1 DRC（Design Rule Check） 5
3.1.1 DRC简介 5
3.1.2 DRC的种类 5
3.2 形式验证和 LVS(Layout vs Schematic) 5
3.2.1 形式验证 5
3.2.2 LVS 6
3.3可制造性设计 (DFM Design For Manufacture) 6
3.3.1 天线效应 6
3.3.2 化学机械抛光区域填充 (CMP Dummy Filling) 8
3.3.3 冗余通孔的填充 (Dummy Via Filling) 9
第四章 自动修复设计规则违例的脚本实现 10
4.1 增加或删减net长度和面积 10
4.1.1 脚本实现 10
4.1.2 脚本应用 10
 *景先生毕设|www.jxszl.com +Q: ^351916072* 
/> 4.2 create shape和create via 12
4.2.1 脚本实现 12
4.2.2 脚本应用 13
4.3 插入反向二极管防止天线效应 15
4.3.1 脚本实现 15
4.3.2 脚本应用 16
4.4 本章小结 17
第五章 设计规则违例修复脚本在flow中的验证 18
5.1 验证结果 18
5.2 结果分析 19
结束语 20
致 谢 21
参考文献 22
附录 23
附录A 插入反向二极管防止天线效应的脚本实现 23
附录B 插入反向二极管的脚本命令 29
第一章 绪论
1.1引言
在集成电路后端设计过程中，往往会出现很多设计规则违例的情况。尤其是在先进的7nm工艺流程下，绕线更加复杂，芯片规模也更加庞大，尽管工具在自动绕线时已经尽量规避设计规则违例的问题，但依然还有很多问题是工具无法自动检查修复的，或者是工具已经无法继续优化的。在以往的设计过程中，往往需要在ECO阶段，由后端设计人员手动修复IC版图，但手动修改版图不仅过程复杂，而且风险较大，容易引入新的问题。现在本文设计了一种修复设计规则违例的自动化方法，可以将需要手动在IC CompilerⅡ中执行的操作转化为TCL脚本，直接作为下一轮ECO flow的command对版图进行修复，该方法操作简单，风险较低，成功率较高，是一种有效的设计规则修复方法。
集成电路后端设计，直接关系着整个芯片设计流程的时间和可靠性，随着对芯片面积的要求越来越高，所设计的芯片越来越小，集成电路后端设计在整个芯片设计流程中越来越重要[1]。自第一块集成电路于1958年问世以来，集成电路行业发展迅速，在当今社会的地位越来越重要。按照摩尔定律，在成本不变的前提下，集成电路的晶体管数量每18个月翻一番，性能提高一倍[2]。近年来，集成电路产业的发展受到了前所未有的关注。集成电路多次被写入政府报告，并位于实体经济之首[3]。对于后端设计人员来说，则更加关注来自物理极限方面带来的挑战，绕线的庞大数量和复杂程度给设计规则方面带来的挑战；线间距缩小带来的 SI（Signal Integrity）影响使时序收敛更加困难；时钟网络时钟偏移的影响在低工艺下越来越显著，迫切需要采用更加先进的时钟树结构；芯片规模的急剧增加、工作频率的大幅提高，以及生产工艺的提升使得数字芯片的功耗显著增加[4]；芯片内部互联线的物理尺寸变小，走线长度变长，信号翻转频率变高 ，这一系列的变化都导致信号的 EM 问题凸现出来[5]；由于鳍形晶体管（FinFET）独特结构的影响，设计师在布局布线方面的灵活性受到了更大的约束，这也为最终的时序收敛和无设计规则违反（DRC clean）带来更大的困难。
1.2本文研究目标和主要内容
本文要研究的内容是基于ICCⅡ工具ECO（engineering change order）阶段对数字IC版图局部绕线修复的分析与研究。在数字集成电路后端设计中，绕线完成后往往有一些设计规则违例检查，包括距离、空间、面积的规则检查。之前对于设计规则的违例往往需要后端设计人员在ECO阶段在不重新布局布线的情况下通过手工删减或添加连线来更新版图，本文提出将手动操作转化为TCL脚本，实现批量自动化修复设计规则违例情况。
本文解决的问题是在后端设计流程中结束PNR阶段（place and routing）后的ECO阶段，通过ECO技术，修复数字集成电路IC版图中局部设计规则违例。
本文拟采用编写TCL脚本的方式，将需要在IC CompilerⅡ中手动执行的操作转化为ECO command，放入下一轮的ECO flow中，对route以后的集成电路数字IC版图进行局部设计规则修复。生产的ECO command会在新的ECO flow的 I2ECORoute stage 生成相应的 command。由这些command在集成电路的物理版图上执行增加删除绕线，通孔，拉长或缩短metal的长度或宽度，实现相应的设计规则修复的目的。

原文链接：http://www.jxszl.com/dzxx/dzkxyjs/558397.html