摘 要近年来,随着电路集成程度的快速发展，在数字电路中的设计过程中使用FPGA已经成为一种很常见的设计方式。分频器是数字电路中一种常用的电路，一般来说，最常用的都是整数分频器，但在某些应用场景下，需要使用到小数分频器。因此，研究基于FPGA的小数分频器是十分有意义。在本课题中，首先对小数分频器这一功能所需要的相关知识、当前主要的技术方案进行了介绍，其次详细地从数学原理和功能实现两方面说明了本课题中所采用的小数分频技术方案—双模前置小数分频法，进而给出了双模前置分频器各个功能子模块的代码实现，同时为了说明相关程序设计的正确性，分别使用功能仿真和硬件验证的方式来论证程序设计的正确性和有效性。
目 录
第一章 绪论 3
1.1课题研究的背景与意义 3
1.2课题研究的内容 3
1.3课题论文的架构 4
第二章 小数分频器的技术与理论 5
2.1 FPGA开发流程概述 5
2.2 硬件描述语言概述 6
2.4 Modelsim仿真软件概述 7
2.5 本章小结 7
第三章 小数分频器的设计与实现 8
3.1小数分频器方法说明 8
3.2双模前置小数分频法 8
3.2.1双模前置小数分频法原理 8
3.2.2双模前置小数分频法电路 9
3.3双模前置小数分频器实现 10
3.3.1总体设计 10
3.3.2整数分频模块设计 10
3.3.3分频选择模块设计 10
3.3.4分频混合模块设计 11
3.3.5顶层模块设计 11
3.4本章小结 12
第四章 小数分频器的仿真与验证 13
4.1功能仿真与硬件验证概述 13
4.2奇数分频模块功能仿真 13
4.3偶数分频模块功能仿真 13
4.4小数分频整体功能仿真 13
4.5小数分频整体功能验证 14
4.6本章小结 16
结束语 17
致 谢 18
参考文献 19
 *景先生毕设|www.jxszl.com +Q: #351916072# 
/> 附录 部分程序 20
第一章 绪论
1.1课题研究的背景与意义
FPGA是英文Field－Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物[1]。FPGA在面世之初，因为受限于当时的技术能力，所以FPGA芯片的逻辑资源有限，而且当时的数字电路芯片在设计中也应用较多，因此最初，FPGA只用于实现专用集成电路。随着现在技术的发展，FPGA芯片的逻辑资源越做越大，因此在当前的主流设计中，也越来越多的使用FPGA芯片。
分频器在数字系统中是一种十分常见的器件，在早期的电路系统设计时，会选用具备特定分频系数的数字芯片作为分频器。但由于这种芯片的分频系数比较单一，而在实际的应用过程中，通常会使用到对基准信号进行不同分频系数的分频，因此，这样的固定分频系数的器件是无法满足所有的应用场景[3]。数字分频器的功能简单来说是通过对高频率的信号分频, 以得到系统所需要的其他低频信号。
数字分频器从其分类上来说，数字分频器一般可以分为两类：一类是脉冲波形均匀分布的分频器，即常规分频器；另一类是脉冲波形不均匀分布的分频器，即小数分频器[8]。常规分频器一般只能进行整数倍分频，因此其应用范围有限。而小数分频器因为能够实现更多的分频系数，因此其应用领域也更加广泛。而从实现技术上来说，常规分频器的实现方法比较简单，它通常是采用计数器芯片或用可编程逻辑器件来进行设计的。而小数分频器从实现方法上来说，设计难度复杂一点，主要是因为分频系数中存在小数，而且并不是都可以被整数除尽的小数，因此在实现时所设计的小数分频器往往无法充分保证分频后信号具备高精度的分频系数以及占空比[4]。
1.2课题研究的内容
本课题的主要研究内容是基于FPGA芯片的小数分频器的实现。在具体的实现过程中，主要是使用硬件描述语言的方式来进行小数分频器的逻辑功能描述，并同时使用相关EDA工具软件对小数分频器的功能进行输入、综合和下载等。同时为了充分验证相关设计的正确性，在直接使用硬件进行功能验证的同时，还使用了仿真工具软件Modelsim，在仿真工具软件中通过设计不同的激励条件，来对本课题中所设计的小数分频器的各个模块功能进行仿真验证，以充分说明相关设计的正确性。
1.3课题论文的架构
本课题的论文，总共分为五个章节来进行小数分频器的研究及其FPGA实现过程进行说明。
第一章 绪论：主要介绍了本课题的研究背景及研究意义，并对本课题的主要研究内容和本论文的整体框架结构进行了说明。
第二章 小数分频器的技术与理论：对小数分频器的实现过程中需要使用到的相关技术进行了简单说明，另外介绍了当前小数分频器有哪些实现方法以及本课题中拟采用的方法及其原理。
第三章 小数分频器的设计与实现：介绍了小数分频器的设计思路以及具体的技术实现方法。
第四章 小数分频器的仿真与验证：使用了功能仿真和硬件验证的方法，来说明相关设计的正确性。
第二章 小数分频器的技术与理论
2.1 FPGA开发流程概述
对于一个标准的FPGA开发过程来说，完整的设计流程图如下图21所示，它包括功能定义/器件选型、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。即在设计之初，需要先根据所设计功能的逻辑复杂程序、逻辑功能等特点选定所需要的FPGA器件；再对系统功能进行划分后进行设计输入，系统功能的输入方式有多种，比如后续会介绍到的硬件描述语言的输入方式、原理图的输入方式等；在设计输入阶段完成以后，会根据系统的功能复杂程序选择进行功能仿真、综合优化、综合后仿真、时序仿真、时序分析和时序优化等步骤；最后再进行实际的功能调试。以上是一个完整的FPGA设计流程图，但在实际工作过程中，会根据所设计的情况来选择进行上述的步骤，特别是其中的仿真步骤，比如一些对时序要求不太严格的系统功能，可能就不需要进行时序仿真和时序约束等。

原文链接：http://www.jxszl.com/dzxx/dzkxyjs/558481.html