基于DDS的谐波信号发生器的研究与设计    
本文首先论述了频率合成技术的发展，分类以及性能指标，并将直接数字频率合成技术与传统的频率合成技术进行比较，简述其在具体实际中的应用，然后就DDS的工作原理及基本结构进行了讨论，并讨论了DDS的理想输出频谱和实际噪声问题。接着介绍了实现DDS的三种解决方案，并就其中一种方式进行了谐波信号发生器的设计。20190805204905
关键词：谐波信号发生器、FPGA、DDS
2.1 DDS的工作原理
直接数字式频率合成（DDS）技术是近年来随着数字集成电路和微电子技术的发展而迅速发展起来的一种新的频率合成技术。数字频率合成器是一种数字控制的锁相倍频器。其输出频率是基准频率的整数倍，通过频率选择开关改变分频比来控制压控振荡器的输出信号频率。DDS一般由相位累加器、波形存储器、数模转换器及低通滤波器组成,结构框图如下图2-1所示。其基本原理就是将波形数据先存储起来，然后在频率控制字K的作用下，通过相位累加器从存储器中读出波形数据，最后经过D/A转换和低通滤波后输出频率合成。这种频率合成方法可以获得高精度频率和相位分辨率、快速频率转换时间和低相位噪声的频率信号，而且结构简单集成度高。
相位累加器由N位加法器与N位累加寄存器级联构成，结构如图2-2所示。每来一个时钟脉冲，加法器就将频率控制字K与累加器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟脉冲作用下，不断地对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，相位累加器溢出的频率就是DDS的输出的信号频率。用相位累加器输出的数据作为波形存储器（ROM）的相位取样地址，这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值的转换。相位累加器在基准时钟的作用下，进行线形相位累加，当N位相位累加器累加N次后就会产生一次溢出，这样就完成了一个周期，这个周期也就是DDS信号的频率周期。
由于DDS的模块化结构，其输出波形由波形查找表中的数据来决定，因此，只需改变查找表中的数据，就能很方便地利用DDS产生以及通信中用到的各种调制信号。
2.2 DDS的基本结构
DDS的基本结构包括相位累加器、正弦查询表ROM、数模转换器(DAC)以及低通滤波器等。结构如下图2-3
1.3.1 DDS技术的优点
 (l)输出频率相对带宽较宽
输出频率带宽为50%fs(理论值)，实际输出带宽仍可达到40%fs。
 (2)频率转换时间短
频率时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的转换时间可达纳微秒级数量级，比使用其他的频率合成方法都要短数个数量级。
(3)频率分辨率高
若时钟fs的频率不变，DDS的频率分辨率就是由相位累加器的位数N决定。只要增加相位累加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1MHz甚至更小。
 (4)相位变化连续
改变DDS输出频率，实际上改变的是每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续。
 (5)输出波形的灵活性
只要在DDS内部加上相应控制如调频控制FM，调相控制PM和调幅控制AM即可以方便灵活实现调频，调频和调幅等功能，产生FSK，PSK，ASK，MSK等信号。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形的输出，如三角波，锯齿波和矩形波甚至是任意波形。当DDS的波形存储器分别存放正弦和余弦函数表时，即可得到正交的两路输出。
1.3.2 DDS技术的缺点 
(l)输出带宽范围有限
由于DDS内部DAC和波形存储器(ROM)的工作速度有限，使得DDS输出的最高频率有限。目前市场上采用CMOS，TTL，ECL，工艺制作的DDS芯片，工作频率一般在几十MHz至400MHz左右。采用GAAS工艺的DDS芯片工作频率可达2GHz以上。
(2)输出散杂大
由于DDS采用全数字结构，不可避免地引入了散杂。其来源主要由三个：相位累加器相位舍入误差造成的散杂；幅度量化误差造成的散杂和 DAC非理想特性造成的散杂。
摘  要    I
ABSTRACT    II
第1章  绪论    1
1.1 频率合成技术的简介    1
1.2 频率合成器的性能指标    3
1.2.1 频率范围和中心频率    4
1.2.2 频率间隔    4
1.2.3 频率的准确度和稳定度    4
1.3 DDS技术的优缺点    5
1.3.1 DDS技术的优点    5
1.3.2 DDS技术的缺点      5
1.4 本文研究的主要内容    6
第2章 DDS的工作原理及基本结构    7
2.1 DDS的工作原理    7
2.2 DDS的基本结构    8
2.2.1 相位累加器    8
2.2.2 正弦查询表ROM    9
2.2.3 数模转换器DAC    9
2.2.4 低通滤波器LPF    9
2.3 DDS理想输出频谱及实际噪声    9
第3章  实现DDS的三种技术方案    12
3.1 采用高性能DDS单片电路的解决方案    12
3.2 采用低频正弦波DDS单片电路的解决方案    12
3.3 自行设计的基于FPGA芯片的解决方案    13
第4章  基于FPGA的谐波信号发生器的设计    15
4.1 开发工具Quartus Ⅱ简介    15
4.2 系统的设计模块构成    16
4.2.1 相位累加器模块    17
4.2.2 ROM查询表模块    19
4.2.3 正弦波发生模块    21
4.2.4 多路选择模块    22
4.2.5 谐波合成模块    24
第5章 总结    27
参考文献    28

致谢    31
原文链接：http://www.jxszl.com/dzxx/dzkxyjs/601.html