fpga的信号发生器的设计
目 录
引言 2
一、系统的方案 2
（一）波形产生及介绍 2
（二）系统方案的确定 3
（三）系统的组成框图 4
二、硬件电路的设计 4
（一）时钟电路 4
（二）按键电路 5
（三）FPGA模块 5
（四）D/A转换电路 6
（五）滤波电路 7
二、系统软件的设计 7
（一）软件系统设计的流程 7
（二）频率控制器模块 8
（三）波形选择模块 9
（四）幅度控制模块 9
三、系统仿真 9
（一）QuartusII介绍 9
（二）波形仿真部分 10
总结 12
参 考 文 献 13
致 谢 14
附录一：原理图 15
附录二：系统源程序 16
引言
目前，随着中国经济的持续增长，社会对电子产品的需求也在不断扩大，信号发生器得用途也越来越广泛,有用于科学研究的，有用于教学实验的，还有用于产品开发的等。现代数字信号发生器的设计中FPGA起着十分重要的作用,它具有静态可重复编程和动态系统重构的特点,是一种可以像软件系统一样用来修改硬件系统的编程，从而提高电子系统的灵活性，与此同时可以缩短电子产品的上市时间，还能减少电子产品的开发成本
信号发生器是一种能够提供各种频率、不同波形和输出电平的设备,通过信号发生器可产生各种波形，如：正弦波、三角波、方波、锯齿波等。由于现在电子产品的技术含量不断地提高，专用集成电路的技术也日趋完善且越发复杂，芯片的复杂性也不断提高，推动了数字系统设计的快速发展。本课题主要运用了VHDL语言及Quartu
*51今日免费论文网|www.jxszl.com +Q: ￥351916072￥
sⅡ设计一个电路简单能够产生所需波形的信号发生器。
一、系统的方案
（一） 波形产生及介绍
下面介绍的是利用VHDL语言来对采集点进行扫描形成正弦波、三角波、矩形波等。
①正弦波的产生方法是由主控模块提供的波形频率，主控制模块根据频率从64转为已写入的正弦数据值，然后将这些数据转换成DAC即可直接得到所需的正弦波信号。正弦波发生在两个步骤，其中一个是正弦波振幅采样和存储，如图1，还有一个则是正弦波波形的还原输出。
图1 正弦波
②因为矩形波的产生是通过两个电平值互相交替变换，所以只需要两个不同的值即可进行波形采样值的预存，使用60个采样值的扫描输出矩形波频率灵活可调，用每半个周期为30个采样值的矩形波，要使矩形波的幅值和采样值成正比，只需让存储器中的60点采样值通过DAC0832进行循环反复的还原输出，如图2所示。
图2. 方波
③因为三角波是线性的，产生十分简单，可以通过简单的加法和减法的算法，来计算出波形，若果三角波的最低电压为15V，最高为255V、那么可以根据公式：255 / 15 = 17，即可得到每个点的电压可以加到17。如图所示三角波的采样图3。
图3. 三角波
（二） 系统方案的确定
方案一：
在方案一中采用振荡器频率合成的方法，方波由频率合成技术得到，三角波由积分电路技术得到，正弦波通过滤波器得到，他的优点有：分辨率高，工作频率高，，缺点有：在滤波电路的使用过程中要求滤波器的通带可变是是分困难的，还有高低频率的比值不能做的很高。
方案二：
方案二中采用VHDL语言来编程，再将编程下载文件到FPGA来实现。VHDL语言具有很强的建模能力和电路描述语言，从而可以降低对硬件的设计，提高设计效率和可靠性,与模拟电路相比之下VHDL要快得多。设计方面FPGA在系统重构中具有静态可重复编程和动态特性，可通过编程使硬件功能可以像软件一样进行修改和完善，大幅度提高了电子系统设计的灵动性和通用性还能缩短系统的开发周期。
通过以上两个方案的对比，选择采用方案二。本课题中采用EDA自顶向下的方法来设计，然后采用DDS技术来设计信号发生器的各功能模块，再运用VHDL语言程序，先将文件下载到FPGA中，FPGA软件是用来读取波形数据并传输至DAC0832产生波形输出,这种方法的软件硬件设计方法都很简单，而且和设计思路也十分吻 合。在波形组合方面采取重复调用一个模块的方法减少资源的占用率,此设计方案更有针对性.所以综上所述选择方案二。
（三） 系统的组成框图
本课题中的信号发生器采用的是数字信号发生器携带方便，性价比高，操作方便。其中的输入部分包含：时钟，复位，波形，调幅，调频；FPGA部分包含：分频器，系统控制器（正弦波，三角波，方波等）；波形D/A转换部分；滤波输出部分这些模块组成，其中的运行顺序都是按照图中所执行的，首先是输入部分，在进入FPGA部分，在进入D/A数模转换最后输出波形。如下图4所示。
图4. 信号发生器的组成
二、硬件电路的设计
（一） 时钟电路
根据方案的设计，在电路中会出现时钟电路，所谓时钟电路就是数字系统在处理信号的时候都是按照顺序一位一位的进行处理，各个系统分部也需要按照顺序来进行,时钟信号统一了各个电脑系统中的节拍和顺序，时钟信号就是时钟电路的形成。通常时钟电路的核心一般都为晶体振荡器。时钟电路中可见晶体振荡器的频率为50MHz，其中它,1脚接了一个10k的电阻R4然后与4脚相连，2脚接地，3脚连接了一个100k的电阻R1接入CLK1输入时钟信号源，4脚与1脚相连的同时还连接了一个0.1uF的电容C5为高频旁路电容器，起到过滤不良谐波的作用，从而调整时钟波形，最终接地，另外连接了一个10uH的线圈L2再接入电源VCC,如图5。
原文链接：http://www.jxszl.com/dzxx/txgc/47085.html
